精材(3374)昨天召開法說會，公布去年第四季財報，稅後純益 8.31 億元，季增 38.9%，年增 324%，每股稅後純益 3.07 元，去年全年稅後純益 17.27 億元，年增 849%，每股稅後純益 6.37 元；受惠晶圓級封裝需求成長，加上新增測試業務稼動率滿載，去年第四季、全年獲利皆創新高。
精材去年受惠 3D 感測元件封裝淡季不淡，加上下半年客戶拉貨力道持強，晶圓級尺寸封裝業績較前年大幅成長，尤其新增的 12 吋晶圓測試業務，產能一開稼動率就滿載，推升整體營收、獲利改寫新猷。
.
🕵️♀關於精材(3374)：
精材(3374)為台灣晶圓級封裝廠，也是台積電(2330)與Omni Vision的共同轉投資公司。公司成立於1998年9月，主營晶圓級晶方尺寸封裝業務(Wafer Level Package CSP；WLCSP)，於2007年，台積電策略性投資，成為精材最大的法人股東。成立之初，公司專注於CMOS光學感測器的晶圓級封裝市場，為配合台積電需求，增加微機電(MEMS)封測與LED封裝服務。 台積電持有精材股權超過3成。
.
🏭主要產品：
晶圓級尺寸封裝(Wafer Level Chip Scale Packaging) 、晶圓級後護層封裝(Wafer Level Post Passivation Interconnection)，主要應用於CMOS 影像感測元件、指紋辨識、微機電系統感測器(MEMS)、射頻IC，產品涵蓋消費電子、通訊、電腦、工業、汽車等五大領域。
.
WLCSP封裝技術：與傳統封裝比較，WLCSP 提供較低成本、較小尺寸與導電散熱性能提升等優勢，適用於行動裝置相關IC，而精材主要供應CMOS 影像感測器(CIS)。不同於傳統封裝製程，在晶圓切割後才封裝個別晶粒，WLCSP 在晶圓層級上進行所有封裝製程。WLCSP 是一種晶片尺寸封裝技術，封裝後晶片尺寸與晶粒一致。此外WLCSP 以銲錫球狀凸塊將晶粒和印刷電路板互連，省去基板空間，因而尺寸能較其他封裝方式更小。
.
WLPPI封裝技術：精材為台積電turnkey解決方案的合作廠商，也提供PMIC、MEMS感應器與指紋辨識感測器用WLPPI 解決方案，主要包括RDL 製程，通常於晶圓製造之後執行。在此之後，晶圓會被送至打線封裝廠商(日月光)。
.
主要競爭對手：
影像感測器：晶方、華天科技
指紋辨識感測：晶方
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
🔥[修正式價值投資]檢視五大評分內容：
不滿足股本<20億，被扣了4分
進10年自由現金流入，10年中有4年自由現金流入，獲得8分。
.
其他
營收創新高能力、獲利來自本業、最近3個月營收比去年成長，皆獲得滿分，在修正式模組中獲得總得分為84分。
.
1. 營收創新高能力：
近期月營收符合20個月新高以上的條件，所以此條件獲得0分。
(篩選近期營收創新高的企業，股價潛力越有上漲的潛力。)
.
2. 獲利來自本業：
本業稅前淨利>90，所以此條件獲得滿分10分。
(本業獲利是重要指標，若企業獲利來源是業外收入，有可能為一次性收入，並非長期，得多加注意！)
.
3. 股本小優先：
滿足股本<10億，獲得滿分10分。
(修正式價值投資認為股本小營收表現佳的企業，可判定為潛力股，股價容易被低估，可能是還沒被市場發掘的好公司。)
.
4. 最近3個月營收比去年成長：
近3個月營收總額比去年成長>50%以上，獲得30分
(營收若比去年同期增長，表示正在擴大市場，值得投資人關注。)
.
5. 自由現金流入：
近10年，其中4年有自由現金流入，被扣16分，獲得8分，現金流偏低(滿分為20分)。
檢視公司體質是否穩定，現金流穩定的公司，更有成長的本錢。
.
# [陳啟祥]修正式價值投資
https://bit.ly/3j6Msjw
#在修正式模組中獲得84分
#股票 #投資 #選股 #陳啟祥 #財富自由
rdl封裝 在 Re: [請益] 半導體封裝- 精華區Tech_Job 的八卦
※ 引述《jsjsjsjs (lll)》之銘言：
: 請問關於一些半導體封裝的知識:
: 1.Redistribution layer:我查詢後 感覺是一種重新分配電路的技術，把原本
: 在周圍的Bond pad改到整各元件的面上。我的問題是 這不過就是多加幾道
: 光罩和製程 為什麼要有多一個專有名詞呢? 且難道他不是Back-end-of-line的一部分嗎
: ? 為什麼要先把外接點接到周圍 在改到整各面上呢? 何必多此一舉?
舉個實際例子，下圖是你設計的晶片，你是賣KGD(Known Good Die)給客戶:
┌────┐
│ │
│□ □│
│ │
│ │
│ │
│□ □│
│ │
└────┘
今天，你的客戶想要將他們的晶片與你的晶片一起封裝起來，無奈腳位不對，兩個
晶片在打線(wire bonding)的時候可能會彼此橫跨，所以他要求你(也有可能是他自己)
變更一下你的晶片上PAD的位置。
他所希望新的PAD是如下:
┌────┐
│┌—■ │ □:舊PAD
│□ □│ ■:新PAD
│ ■—┘│ ─:metal line
│ │
│┌—■ │
│□ □│
│ ■—┘│
└────┘
此時，你就會用RDL的方式，在舊的PAD上，多用一層額外的金屬線(metal line)
去重新佈線，並開新的PAD Opening出來。(這也是Redistribution字面上的意思。)
基本上，只需三層光罩就可搞定。
幾點提醒:
1. RDL可以在自己的廠內或是下線給代工廠做，它所使用的Rule(Metal line pitch與
pad opening)均有別於正常的Design Rule。
2. 在測試上，舊有的PAD仍然可以下針，所以不用重新製作新的probe card。
3.它可以用為多晶式封裝(Multi-Chip Package, MCP)，好比你的新PAD
上頭是要接觸某顆chip的錫球，或是做為溝通其他晶片的跳板。
4.另外，在應用上，使用RDL的另一個好處是可以防止駭客破解。你可以用RDL在晶片
上頭做一些dummy pad或是dummy line，避免使用傳統的封裝好讓駭客可以
在去膠(decap.)後，直接剪斷某接線或是強灌電壓進去，......。
5.比起內部的M1, M2, M3, M4...RDL便宜多了。
: 2.Wafer level packaging:感覺是在dicing前就先做封裝甚至測試的動作。
: 我的問題是: 那每一個chip的側面 如何能再不dice前也可以封裝?
--
在臺灣，何謂R&D工程師?
1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。
2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！
4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！
但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 219.84.125.6
... <看更多>